(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平7-297280

(43)公開日 平成7年(1995)11月10日

(51) Int.Cl.*

識別記号 庁内整理番号

PΙ

技術投示值所

H 0 1 L 21/768 21/3065

> HO1L 21/90 21/302

D

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出票番号 (22)出票日 **特膜平6**-91017

平成8年(1994)4月29日

(71)出獻人 000000295

种電気工業株式会社

京京都港区虎ノ門1丁目7番12号

(72)発明者 三横 敏郎

三位 WAP 東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(74)代理人 弁理士 柿本 恭成


(54) [発明の名称] 半導体装置の製造方法

(57)【耍約】

【目的】 ステップカバレージを向上させ配線の信頼性 を向上させる。

【構成】 シリコン基板1上にCVD法等により全面に 絶縁膜2を形成する。次に、ホトリングラフィー工程に よりレジストパターンを作成し、このレジストパターン をマスクとしてコンタクトホールを開孔する。CVD法 によりポリシリコン3、TiN4及びW5を順次形成す る。W5を全面エッチパックする。TiN4及びポリシ 、圧力5aTorr で一括ガスC1

してエッチングする。パリアメタルとしてTiN6、A 1合金として例えばAI-1%Si7を全面に形成し、ホトリソグラフィー工程でエッチングマスクとなるレジストパターン8を形成する。レジストパターン8をマスクとしてAI-1%Si7とTiN6をエッチングした後、レジストパターン8を除去し配線パターンの形成を終了する。



【特許請求の範囲】

【請求項1】 半導体基板上に形成された絶縁膜にコンタクトホールを開孔する工程と、

前記コンタクトホール内にタングステンを埋め込む工程 と、

前記タングステン上に配線を形成する工程と、

を有する半進体装置の製造方法において、

前紀半導体基板上に形成された絶線膜にコンタクトホールを開孔した後、ダングステン及び前配絶縁膜に対して 高いエッチング比でエッチング可能な障膜を形成する工 弱と、

前記薄膜上に密着層を形成する工程と、

前記コンタクトホールが完全に埋まるようにタングステンを全面に形成する工程と、

前記密着層が残存するように前記タングステンを選択的 にエッチングし前記コンタクトホール内にタングステン を埋め込む工程と、

前記絶録膜上の密着層を選択的にエッチングする工程 と、

前記絶縁膜上の薄膜を選択的にエッチングする工程と、 前記タングステン上に配線を形成する工程と、

を順に施すことを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板上に形成された絶縁鎮にコン ククトホールを開孔する工程と、

前記コンタクトホール内にタングステンを埋め込む工程 L

前記タングステン上に配線を形成する工程と、

を有する半導体装置の製造方法において、

前記半導体基板上に形成された絶縁膜上にタングステン 及び前記絶縁膜に対して高いエッテング比でエッチング 可能な薄膜を形成する工程と、

前記絶縁襲にコンタクトホールを開孔する工程と、 全面に密着層を形成する工程と、

前記コンタクトホールが完全に埋まるようにタングステ ンを全面に形成する工程と、

前記密着層が残存するように前記タングステンを選択的 にエッチングし前記コンタクトホール内にタングステン を埋め込む工程と、

前記絶縁膜上の密着層を選択的にエッチングする工程 と

前記絶縁腰上の輝度を選択的にエッチングする工程と、 前記タングステン上に配線を形成する工程と、

を順に施すことを特徴とする半導体装置の製造方法。

【請求項3】 前記薄膜の端部がテーパー形状となるコンタクトホールを開孔することを特徴とする請求項2記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンタクトホール内に タングステンを埋め込み、このタングステン上に配算を 形成する半導体装置の製造方法に関するものである。 【0002】

【従来の技術】従来、このような分野の技術としては、 例えば、次のような文献に記載されるものがあった。 「5] (199クロデバイス、59

0), P. 41-53

以下、タングステン(W)を全面エッチングすることによってコンタクトホール内に埋め込む従来の方法について設明する。まず、シリコン基板上に絶縁棟を形成し、この絶縁度上に開口径0.8μmのコンタクトホールを形成し、スパッタ 注により絶縁膜との密着層として聴いするWの剥離防止を目的とするものである。その後、以下、CVD法と呼ぶ)により、硬厚800mmのWを形成する。これによりコンタクトホールがWによって完全に埋まる。その後、以下のエッチング条件で全面エッチバックすることによりW及びTiNを順次エッチングもした。

ガス種 圧力 Wのエッチング S.F. 5mTorr T.I.Nのエッチング C.I. 5mTorr

次に、スパッタ注により、TiN等によりパリアメタル 居、A1~1 %Si 等によりA1合金を形成する。その 後、ホトリソグラフィ工程によりエッチングマスクとなるレジストパターンを形成し、レジストパターンをマス クとしてドライエッチング法によりA1合金とパリアメ タルをエッチングし、レジストパターンを除去してAL合金の配線パターンを形成する。

[0003]

【発明が解決しようとする課題】しかしながら、従来の タングステンのコンタクトホール埋め込み方法において は、次のような課題があった。

(1) 下地の絶縁膜に段差を有する場合には、配焼がショートすることを防ぐためにW及びTiNが絶縁膜上に残らないようにWのオーバエッチングを行う必要があり、そのためにコンタクトホール内のWブラグ量がロスするため、次のAI合金を形成する際にステップカバレージが悪化し、配線の信頼性が得られないという問題点

(2) 密着層TiNがコンタクトホールのコーナー部でオーパーハング形状となり、この影響でコンタクトホール内にWが十分に埋め込まれず、コンタクトホール内に空間(以下、"す"と呼ぶ)が発生し、そのためWをエッチバックする際シリコン基板までもエッチングしてしまうという問題点があった。

[0004]

【譲題を解決するための手段】第1の発明は、前配課題 を解決するために、半導体基板上に形成された絶縁膜に コンタクトホールを開孔する工程と前配コンタクトホー

するようなことがない。よって、W26のエッチパック の際にシリコン基板21のエッチングをなくし、半導体 装置の信頼性が向上する。なお、本発明は、上記実施例 に限定されず種々の変形が可能である。その変形例とし ては、例えば次のようなものがある。

- (1) 図1 (c)、図2 (d)、又は図3 (d)のエ 程においてポリシリコン3、, 13, 23、TiN4, 14.24を選択的にエッチングするガスとして臭素ガ を使用してもよい。
- (2) 薄膜3, 13, 23は、W5, 15, 26及び 絶縁膜2、12、22に対して高いエッチング比でエッ チング可能であればよく、例えばTi、TiN、TiV 等であってもよい。そして、TiN4、14、24と葎 膜3、13、23をそれぞれ別のエッチングガスを使用 して、別々にエッチングしてもよい。

[0010]

【発明の効果】以上詳細に説明したように、第1~第3 の発明によれば、絶縁膜にコンタクトホールを開孔した 後、タングステン及び絶縁膜に対して高いエッチング比 でエッチング可能な薄膜を形成し、コンタクトホールに タングステンを埋め込む。そのため、コンタクトホール 内のタングステンのロス量が低減し、配線を形成する際 ステップカバレージが向上し記録の信頼性が向上する。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例の半導体装置の製造方法 を示す工程図である。
- 【図2】本発明の第2の実施例の半導体装置の製造方法 を示す工程図である。
- 【図3】本発明の第3の実施例の半導体装置の製造方法 を示す工程図である。


【符号の説明】

- 2, 12, 22 絶縁膜
- 3, 13, 23 ポリシリコン
- 4, 15, 25 密着層 5, 16, 26
- 6, 17, 27 パリアメタル層


w

7, 18, 28 Al合金

[図1]



[2]



本発明の第2の実施例の半導体装置の製造方法



ル内にタングステンを埋め込む工程と、前紀タングステ ン上に配線を形成する工程とを有する半導体装置の製造 方法において、以下の工程を順に施す。すなわち、前記 半導体基板上に形成された絶縁膜にコンタクトホールを 関孔した後、タングステン及び前記絶縁膜に対して高い エッチング比でエッチング可能な薄膜を形成する工程 と、前記薄膜上に密着層を形成する工程と、前記コンタ クトホールが完全に埋まるようにタングステンを全面に 形成する工程と、前記密着層が残存するように前記タン グステンを選択的にエッチングし前記コンタクトホール 内にタングステンを埋め込む工程と、前配絶縁膜上の密 着層を選択的にエッチングする工程と、前記絶縁膜上の 薄膜を選択的にエッチングする工程と、前記タングステ ン上に配線を形成する工程と、を順に施す。第2の発明 は、第1の発明と同様の半導体装置の製造方法におい て、以下の工程を順に施す。即ち、前配半導体基板上に 形成された絶縁膜上にタングステン及び前記絶縁膜に対 して高いエッチング比でエッチング可能な薄膜を形成す る工程と、前記絶縁膜にコンタクトホールを開孔する工 程と、全面に密着層を形成する工程と、前記コンタクト ホールが完全に堪まるようにタングステンを全面に形成 する工程と、前配密着層が残存するように前記タングス テンを選択的にエッチングし前記コンタクトホール内に タングステンを埋め込む工程と、前記絶縁膜上の前記密 着層を選択的にエッチングする工程と、前配絶縁膜上の 前記澤膜を選択的にエッチングする工程と、前記タング ステン上に配線を形成する工程と、を順に施す。第3の **発明は、第2の発明において、前記薄膜の端がテーパー** 形状となるコンダクトホールを開孔する。

[0005]

【作用】第1の発明によれば、以上のように半導体装置 の製造方法を構成したので、コンタクトホールが完全に 埋まるようにタングステンを全面に形成した後、絶縁膜 上の密着層が残存するようにタングステンを選択的にエ ッチングすることにより、薄膜の膜厚分だけコンタクト ホール内のタングステン表面の位置を高くする働きがあ る。絶縁膜上の密着層及び薄膜を選択的にエッチングす る。この時、密着層及び薄膜のエッチング比がタングス テンに対して高いのでタングステンがエッチングされな い。第2の発明によれば、タングステン及び絶縁膜に対 して高いエッチング比でエッチング可能な薄膜を形成し た後、コンタクトホールを開孔するのでコンタクトホー ルには薄饃が形成されることがなくコンタクトホールの 開孔部を大きさを絞めることがない。第3の発明によれ ば、薄膜の端がテーパー形状となるコンタクトホールを 開孔するので、コンタクトホールの端部の開孔部を大き くする働きがある。従って、前記課題を解決できるので ある.

[0006] 【実施例】

第1の実施例

図1は、本発明の第1の実施例の半導体装置の製造方法 を示す工程図である。

図1 (a) の工程

シリコン基板1上にCVD法等により全面にシリコン酸化膜等の絶縁膜2を形成する。次に、ホトリングラフィー工程によりレジストパターンを作成し、このレジストパターンをマスクとしてエッチングにより開口径0.8μmのコンタクトホールを開孔する。次に、CVD法により薄膜として膜厚800nmのポリシリコン3、スパッタ法により密着層として膜厚100nmのTiN4、CVD法により密考をして膜厚100nmのTiN4、CVD法によりW5を順次形成する。

図1(b)の工程

、氏力Sefor で、有磁場マイクロ技プラズマエッチング装置を用いて、W5を全面エンチング大型を用いて、W5を全面エンチンクしたエル内にW5を見め込む。この・コンタクトホールに埋め込まれるW5表面にポリシリコン膜3の膜厚分だけ従来よりも複複模2表面にポリシリコン膜3の膜厚分だけ従来よりも複複模2表面にポレて高くなる。

図1 (c) の工程

、iN4及びポリシリコン3をエッチングガスC1 圧力5mTorrで一括してエッチングする。このとき、C でエッチングするためW5は殆どエッチングされない。その結果、コンタクトホールに埋め込まれるW5表 面はポリシリコン膜3の膜厚分だけ従来よりも絶縁膜2 表面に対して高くなり、コンタクトホール内のW5のロス豊が低減される。

図1 (d) の工程

スパッタ徒によりパリアメタル層としてTiN6、Al合金として例えばAl-INSiTを全面に形成する。この時、コンタクトホール内のW5のロス量が低減されているのでAl-INSiTのステップカパレージを向上させることができる。その後、ホトリングラフィーエ程によりエッチングマスクとなるレジストパターン8を形成する。

図1(e)の工程

ドライエッチング法によりレジストパターン8をマスクとしてA1-1%Si7とTiN6をエッチングした後、レジストパターン8を除去しW5上に配線パターンの形成を格丁する。以上設明したように、本第1の実施例では、絶縁膜2上に輝度としてポリシリコン3、恋着層としてTiN4、W5を形成し、W5を選択的にエッチングし、その後TiN4及びポリシリコン3を選択的にエッチングするのでコンタクトホール内のW5のロスチップカバレージが向上し、配線の信頼性が向上するという利点がある。【0007】第2の実施例

図2は、本発明の第2の実施例の半導体装置の製造方法

00100609115500021 (1632x2320x2 tiff)

シリコン基板11上にCVD法等により全面にシリコン 酸化膜等の絶縁膜12、薄膜として膜厚150 nmのポ リシリコン13を順次形成した後、ホトリソグラフィー 工程によりコンタクトホールのエッチングマスクとなる レジストパターン14を形成する。

図2 (b) の工程

レジストパターン14をマスクとしてドライエッチング 法により、ポリシリコン13、純緑原12をエッチング しコンタクトホールを開孔した後、レジストパターン14を除去する。コンタクトホール内にはポリシリコン13が形成されていないのでコンタクホールの径の大きさ を挟めることはない。その後、スパッタ法により密着 をして膜厚100nmのでiN15とCVD法により原 厚800nmのW16を順次形成する。この時、TiN15がシリコン基板11に直接接触する。

図2 (c) の工程

有磁場マイクロ波ブラズマエッチング装置を用いて、エ 、圧力5aTorr で、W16を全面エ

ッチバックしコンタクトホール内にW16を埋め込む。この時コンタクトホールに埋め込まれるW16のプラグ量はポリシリコン膜13の膜厚分だけ従来の方法よりも多くなり、W16表面の位置が従来よりも絶縁膜12表面に対して高くなる。

図2 (d) の工程

TiN14及びポリシリコン13をエッチングガスCl、圧力5mTorrで一括してエッチングする。このとでエッチングするためW16は殆どエッチングするためW16は殆どエッチングされない。その結果、コンタクトホールに埋め込まれるW16表面はポリシリコン膜13の膜輝分だけ従来よりも絶縁膜2表面に対して高くなり、コンタクトホール内のW16のロス量が低減される。
図2(e)の工程

スパッタ法によりパリアメタル層としてTiN17、A 1合金として例えばA1-1%Si18を全面に形成した後、ホトリソグラフィー工程でエッチングマスクとなるレジストパターン19を形成する。

【0008】図2(i)の工程

ドライエッチング法によりレジストパターン19をマスクとしてA1-1%Si18とTiN17をエッチングした後、レジストパターン19を除去し配線パターン的形成を終于する。以上説明したように、本第2の実施例と同様の利点がある上に、絶縁膜12上にポリシリコン13を形成した後、コンタクトホールの開孔し、コンタクトホール内にポリシリコン13を形成しないようにしたので、コンタクトホールにも適用ながあることがなく微細なコンタクトホールにも適用することができるという利点があると共に、コンダクト底部にポリシリコン13がないため、患着雇15がシリコン基板11に直接接触し、コンタクト抵抗が上昇といった問題がない。

第3の実施例

図3は、本発明の第3の実施例の半導体装置の製造方法 を示す工程図である。

図3 (a) の工程

シリコン基板 2 1 上に C V D 法等により全面にシリコン 酸化膜等の絶縁膜 2 2、薄膜として膜厚 1 5 0 n mのポ リシリコン 2 3 を順次形成した後、ホトリングラフィー 工程によりコンタクトホールのエッチングマスクとなる レジストバターン 2 4 を形成する。

図3 (b) の工程

レジストパターン24をマスクとして等方性エッチングによりポリシリコン23の娘部がテーバ形状となるようにエッチングする。次に、絶縁膜22を異方性エッチングした後、レジストパケーン14を除去しロンタクトホールを形成する。その後、スパック法により糜増層として腰厚100mのM26を順次形成する。このとき、ポリシリコン23の燐部がテーパ形状であるので、TiN25がコンタクトホールのローナー節で張り出さず、W26がコンタクトホール内に十分に埋め込まれ、" す が発生しなくなる。

【0009】図3 (c) の工程

有磁場マイクロ波プラズマエッチング装置を用いて、エ、圧力5 a forr で、W 2 6 を全面エッチパックしコンタクトホール内にW 2 6 を埋め込む。この時、コンタクトホールに埋め込まれるW 2 6 のプラグ量はポリシリコン膜 2 3 の膜厚分だけ従来の方法よりも多くなり、W 2 6 表面の位置が従来よりも絶縁膜 2 2 表面に対して高くなる。

図3 (d) の工程

TiN24及びポリシリコン膜23をエッチングガスC、圧力5aforr で一括してエッチングする。このとでエッチングするためW26は殆どエッチングされない。その結果、コンタクトホールに埋め込まれるW26表面はポリシリコン膜23の膜厚分だけ従来よりも結構膜2表面に対して高くなり、コンタクトホール内のW26のロス量が低減される。

スパッタ法によりパリアメタルとしてTiN膜27、Al合金として例えばAl-1%Si28を全面に形成した後、ホトリングラフィー工程でエッチングマスクとなるレジストパターン29を形成する。

図3 (1) の工程


図3 (e) の工程

ドライエッチング社によりレジストパターン29をマスクとしてAI-1%Si28とTiN27をエッチングし、その後レジストパターン29を除去し配線パターンの形成を終了する。以上段明したように、本第3の実施例では、第2の実施例と周様の利点がある上に、ポリシ



00100609115500022 (1632x2320x2 tiff)

(Ø3)



本発明の第3の実施例の半導体模量の製造方法